信息工程学院（微电子与固体电子学专业）几位学生（刘红义，韩婷，周俊等）的5篇论文，被明年在硅谷（San Jose，2016年2月21-25日）举行的国际最高水平集成电路光刻及制程技术会议SPIE Advanced Lithography接收为口头报告（oral presentation）。
高端芯片制造技术，由于其知识和资本密集型的特点，我国几代科学家和工程师虽历经不懈努力，仍然无法追上世界技术前沿，每年需要进口2000多亿美元的芯片。其中最主要的原因是集成电路技术并不是传统的产业，经过长期发展，技术日趋饱和停顿，从而让落后国家有机会利用“后发优势”快速缩小差距。相反地，世界集成电路产业50多年来，在诸多产业人士多次预测摩尔定律已经快要失效的质疑声中，一直按照指数增长的速度（摩尔定律预测芯片的晶体管密度每18-24个月增长一倍）高速发展。但是，由于光刻技术的物理极限，14纳米以下的电路图案已经从传统的二维设计演变成一维规则设计，以保证大规模生产的良率。其光刻技术路线是先用特殊的工艺形成一维高密阵列，然后设计几个切孔掩模，通过曝光和刻蚀步骤，把一维阵列切成所需的图案。这样一来，集成电路制造的核心难题，就从以前追求阵列的高密度，演变成了如何精确控制纳米尺度的切孔边缘定位和孔径大小。这个技术挑战，被Intel光刻专家称为“延续摩尔定律的基石”。为了解决这个世界性难题，陈毅坚副教授领导的科研小组，提出了利用交替材料的自对准多重图案成形技术（self-aligned multiple patterning）和选择性刻蚀（selective etching）相结合的新方法，把边缘定位误差产生的负面影响显著缩小。理论计算表明：采用该方法（优化后）的工艺技术，可大幅提高工艺良率。初步的估计是：如果成功地运用于大规模集成电路的生产，该技术至少可以帮助摩尔定律再往前推进两代。本研究结果在SPIE Advanced Lithography会议投稿后，立即引发了大会的极大兴趣。5篇相关的器件，工艺，电路，电子设计自动化（EDA）论文，都被接收为口头报告；其中几篇论文的报告次序更是被排在了相应课题单元的首位和第二位。
另外，过去一年中，该研究小组在下一代晶体管器件模型和三维集成技术研究上也取得了重要进展，2篇科研论文发表在半导体器件核心国际期刊IEEE Transactions on Electron Devices上。
